

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-222015

(43)Date of publication of application : 17.08.2001

(51)Int.Cl.

G02F 1/1339

G02F 1/1333

G02F 1/1343

G09F 9/30

(21)Application number : 2000-398101

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 27.12.1993


(72)Inventor : TADA MASAHIRO  
TANAKA MASAO

## (54) LIQUID CRYSTAL DISPLAY DEVICE

## (57)Abstract:

PROBLEM TO BE SOLVED: To provide an active matrix liquid crystal display device capable of controlling the cell gap with high precision.

SOLUTION: The liquid crystal display device is characterized by being provided with a pair of substrates respectively having an electrode formed on the one principal surface, a liquid crystal material held between the pair of the substrates arranged so that the electrodes are opposed to each other and a spacer to define the distance between the pair of the substrates, and by having a recessing part to receive a part of the spacer formed at least on a part of the one substrate out of the pair of the substrates.



## LEGAL STATUS

[Date of request for examination]

27.12.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the  
examiner's decision of rejection or application converted  
registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of  
rejection][Date of requesting appeal against examiner's decision  
of rejection]

**\* NOTICES \***

**Japan Patent Office is not responsible for any damages caused by the use of this translation.**

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

**CLAIMS**

---

[Claim(s)]

[Claim 1] The 1st substrate which has two or more lobes arranged regularly at one principal plane, and the 2nd substrate by which facing arrangement is carried out through a spacer at the 1st substrate of the above, It is the liquid crystal display which it has the liquid crystal material pinched among these substrates, and the 2nd substrate of the above equips the position corresponding to the lobe of the 1st substrate of the above with the crevice which contains a part of aforementioned spacer, and is characterized by holding the gap of the 1st substrate of the above, and the 2nd substrate of the above by this at abbreviation regularity.

[Claim 2] The aforementioned lobe is a liquid crystal display according to claim 1 characterized by the bird clapper by the wiring electrode formed in the 1st substrate of the above.

[Claim 3] The aforementioned crevice is a liquid crystal display according to claim 1 which is controlled by the stage piece section of the light-filter layer formed in the 2nd substrate of the above, and is characterized by the bird clapper.

[Claim 4] The aforementioned spacer is a liquid crystal display according to claim 1 characterized by being a globular form-like.

[Claim 5] The aforementioned spacer is a liquid crystal display according to claim 1 characterized by being contained by the aforementioned crevice in the depth more than the height of the aforementioned lobe.

[Claim 6] The depth in which the aforementioned spacer is contained by the aforementioned crevice, and the liquid crystal display according to claim 5 characterized by the height of the aforementioned lobe being the same.

---

[Translation done.]

## \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

## DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[The technical field to which invention belongs] this invention relates to active matrix liquid crystal display.

[0002]

[Description of the Prior Art] Generally, a liquid crystal display has influence in a display property with the big gap between the substrates of the couple which carries out phase opposite. If the cell gap of the liquid crystal cell of a liquid crystal display is not uniform, in case it is a display, an irregular color appears. Moreover, as a liquid crystal material, when TSUISUTEDDO NEMATEKKU liquid crystal is used, it is necessary to form the small gap of about  $\sim 0.1$  micrometers over the whole liquid crystal cell surface.

[0003] Drawing 6 and drawing 7 are the cross sections for explaining the control method of the cell gap in the conventional liquid crystal display. As shown in drawing 6, after forming the orientation film 112 in a substrate 111 and performing orientation processing, the sealant layer 113 is formed in the edge of a substrate 111 by printing etc. Next, as shown in drawing 7, the spherical spacer 114 is sprinkled on a substrate 111. A spacer 114 is the powder for example, about 5 micrometerphi. Then, another substrate 115 is arranged on this substrate 111, and it heats, pressurizing both the substrates 111,115, and the seal of both the substrates 111,115 is carried out. After carrying out evacuation of the interior of an opening shell beforehand established in the seal section finally, liquid crystal material is poured in and it considers as a liquid crystal display.

[0004] In case a spacer 114 is sprinkled by this conventional method, it is difficult to arrange a spacer 114 in a desired position. For this reason, a spacer 114 may be located on a wiring field. Especially, in an active-matrix type liquid crystal display, since the thickness of wiring is set to 1 micrometers or more, if a spacer 114 is located on this wiring field, as shown in drawing 8, a cell gap will serve as the sum with an outer diameter [ of a spacer 114 ], and a height [ of wiring 116 ] of about 1 micrometer. Consequently, the wiring field in which the spacer 114 was located becomes thicker than other portions, and control of a cell gap becomes difficult.

[0005] By the way, there is an active-matrix drive method from the former as technology which raises the resolution of a liquid crystal display. The active matrix liquid crystal display which adopted this method forms two or more line selection line (address line) and two or more train selection lines (data line) in one substrate of the substrates of a couple, prepares a transistor in each pixel electrode in the field divided by the address line and data line, chooses the transistor of the intersection of the address line and the data line, and chooses and switches a pixel electrode through this transistor. The good image display of contrast with few cross talks is obtained by this method. However, in this active matrix liquid crystal display, when an open circuit arises in the address line, the transistor connected here stops driving and there is a fault that a straight-line-like display defect arises.

[0006] As a method of compensating the display defect by poor open circuit of this address line, the method of preparing two or more transistors was conventionally adopted as one pixel electrode as indicated by JP,61-267782,A. Drawing 9 is drawing with the compensation function of a display defect showing the composition of the conventional active matrix liquid crystal display. In drawing 9, 120A, 121A, 122A, 120B, 121B, and 122B show a transistor, 130,131,132 shows the address line, 140,141 shows the data line, and 150,151,152 shows a pixel electrode.

[0007] Since transistor 121A will drive if the address line 130 is normal even if the address line 131 is disconnected and transistor 121B does not drive if the pixel electrode 151 is observed by constituting such a circuit, the same image information as the pixel electrode 150 is written in the pixel electrode 151, and can prevent a straight-line-like display defect.

[0008] Drawing 10 is the plan showing the concrete structure of the transistor of the active matrix liquid crystal display corresponding to the above-mentioned circuit. In drawing 10, 130,131 shows the address line, 140 shows a drain [ the data line-cum-] electrode, 151 shows a pixel electrode, 160A and 160B show a semiconductor layer, 170A and 170B

show a channel formation insulator layer, and 180A and 180B show a source electrode.

[0009] If the number of the address lines increases with a raise in detailed [ of a liquid crystal display ], in order for the time when a transistor is chosen to decrease, it is necessary to make the current between the source drains of a transistor increase. However, if a gate voltage is made to increase for this purpose, it will become easy to produce dielectric breakdown of a transistor. Moreover, when channel-length  $L$  is shortened, there is a possibility that a rate with poor etching may become high. For this reason, although the method of taking large channel width  $W$  is common, two transistors can be constituted between the address lines and channel width  $W$  cannot be extended to  $1/2$  or more [ of the distance between the address lines ] so that clearly from drawing 10 . Therefore, sufficient current cannot be passed to a pixel electrode, but a display property gets worse. This fault is bigger than the advantage that the defect of the address line can be compensated.

[0010]

[Problem(s) to be Solved by the Invention] this invention is made in view of this point, and invention of the 1st of this invention aims at offering the active matrix liquid crystal display which can perform cell gap control with a sufficient precision.

[0011] Invention of the 2nd of this invention increases the current of a transistor with easy composition, and aims at offering the active matrix liquid crystal display with which a poor open circuit of the address line can be compensated.

[0012]

[Means for Solving the Problem] The substrate of the couple by which, as for invention of the 1st of this invention, the electrode was formed in one [ each ] principal plane, The liquid crystal material pinched between the substrates of the aforementioned couple which it has arranged as the aforementioned electrode countered, The spacer which specifies the interval between the substrates of the aforementioned couple is provided, and the active matrix liquid crystal display characterized by forming the crevice of one substrate of the substrate of the aforementioned couple in which a part of aforementioned spacer is held in part at least is offered.

[0013] Two or more data lines formed so that invention of the 2nd of this invention might intersect two or more address lines and two or more aforementioned address lines, The substrate of the couple which has the transistor connected to the pixel electrode formed in the field divided by two or more aforementioned address lines and two or more data lines and the aforementioned pixel electrode, the address line, and the data line in one principal plane, In the active-matrix liquid crystal display to which the aforementioned pixel electrode possesses the liquid crystal material pinched between the substrates of the couple made to counter it as became inside, and switches a pixel electrode with the aforementioned transistor The 1st capacitor which while divided the gate and the aforementioned pixel electrode of the aforementioned transistor, and was formed between the address lines, The active matrix liquid crystal display characterized by providing the 2nd capacitor formed between the gate of the aforementioned transistor and the address line of another side which divides the aforementioned pixel electrode is offered.

[0014] In this invention, glass, a silicon wafer, etc. can be used as a substrate material. moreover -- as an electrode material -- ITO, ZnO, and SnO<sub>2</sub> etc. -- it can use Moreover, a pneumatic liquid crystal etc. can be used as a liquid crystal material. Moreover, polystyrene, glass, etc. can be used as a spacer material.

[0015] In invention of the 1st of this invention, the portion in which a crevice is formed is the field of the substrate of another side corresponding to the wiring field between the pixel electrodes and pixel electrodes which were formed in one [ at least ] substrate. Moreover, as for the depth of a crevice, it is the same as the height of wiring, and desirable that it is more than it.

[0016] As for the 1st and 2nd capacitors, in invention of the 2nd of this invention, being formed on the address line is desirable. By making it such composition, even if it forms two capacitors, \*\* space-ization can be attained.

[0017] In invention of the 2nd of this invention, it is desirable that the dielectric materials of a capacitor and the insulator layer material of a transistor are the same. It can manufacture without this newly increasing a process. Moreover, it is desirable that a capacitor material is the same as the material of the address line or the data line. It can manufacture without this newly increasing a process.

[0018]

[Function] Invention of the 1st of this invention possesses the substrate of the couple by which the electrode was formed in one principal plane, the liquid crystal material pinched between the substrate, and the spacer which specifies the interval between the substrates of a couple, and is characterized by forming the crevice of one substrate in which a part of spacer is held in part at least.

[0019] According to the above-mentioned composition, even if a spacer is located in the wiring section projected and formed in one substrate, it holds in the crevice formed in the substrate which a part of spacer counters. The amount of projection of the wiring section can be compensated by this by the crevice which has the depth more than the amount of projection (cancellation), it can cross all over a substrate, and uniform gap control can be performed with a sufficient

precision.

[0020] The substrate of the couple to which invention of the 2nd of this invention has two or more address lines, two or more data lines, a pixel electrode, and a transistor in one principal plane, In the active-matrix liquid crystal display which possesses the liquid crystal material pinched between the substrate, and switches a pixel electrode with a transistor It is characterized by providing the 2nd capacitor formed between the 1st capacitor which while divided the gate and the pixel electrode of a transistor and was formed between the address lines, and the gate of a transistor and the address line of another side which divides a pixel electrode.

[0021] Since voltage is impressed by the address line of both whose pixel electrodes a gate electrode pinches through a capacitor, an open circuit of the address line can be compensated with the above-mentioned composition. Moreover, since a transistor count becomes fewer, channel width can be made large, without making a pixel electrode small, and it becomes possible to pass much current with a transistor.

[0022] The most desirable mode of invention of the 2nd of this invention forms the address line with the same material as the gate electrode of a transistor. The lower electrode of a capacitor is made into the address line. on it the dielectric of the same material as the gate insulator layer of a transistor As it forms by piling up with the address line of the same material as the drain of a transistor and the up electrode of a capacitor is contacted to a gate electrode, one transistor and two capacitors are formed to one pixel electrode. Furthermore, a pixel electrode is pinched through two capacitors by which the gate electrode of a transistor is different from each other, and it is made to connect with the address line which is different from each other by forming a capacitor on the address line of both whose pixel electrodes are pinched. By doing in this way, a manufacture process becomes simple and \*\* space-ization can be attained.

[0023]

[Example] Hereafter, the example of this invention is concretely explained with reference to a drawing.

[0024] (Example 1) Drawing 1 is the cross section showing one example of the active matrix liquid crystal display of invention of the 1st of this invention. This example explains the case of a black matrix. Ten in drawing shows an active-matrix substrate. On the active-matrix substrate 10, the wiring section 11 which is a height of 1 micrometer is formed. Moreover, the active-matrix substrate 10 is met and the light-filter substrate 12 is arranged. The crevice 13 with a depth of 1 micrometer (1 micrometers or more) is formed in the wiring section correspondence field of this light-filter substrate 12. Moreover, as it is located on the wiring section 11 and holds in a crevice 13, the spacer 14 with an outer diameter of 1 micrometer is supported. In this case, when the depth of x and a crevice 13 is set [ the radius of a spacer 14 ] to y for the width of face of r and a crevice 13 and the height of the wiring section 11 is set up similarly to depth y of a crevice 13, the size of a crevice needs to satisfy the conditional expression shown in the one following.

[0025]

[Equation 1]

$$x \geq 2\sqrt{(r^2 - (r - y)^2)}$$

[0026] Drawing 2 is the cross section showing the composition of the light-filter substrate 12. The light-filter substrate 12 consists of 12d of overcoat layers formed on base 12a, light-filter layer 12b which is formed on it and has the stage piece section, black matrix layer 12c formed in the crevice pars basilaris occipitalis, and light-filter layer 12b and black matrix layer 12c, and transparent conductive-layer 12e formed on it.

[0027] By printing an epoxy system resin pigment etc., this light-filter substrate 12 sets the interval more than the width of face of the wiring section 11 of the active-matrix substrate 10, and light-filter layer 12b is formed, further, on it, black matrix layer 12c which consists of Cr, an epoxy resin, etc. is formed on base 12a, and it forms [ transparent resins, such as an epoxy system resin, are used for it, and ] 12d of overcoat layers. At this time, the configuration of 12d of overcoat layers which cover the stage piece section is controlled by adjusting the viscosity of a transparent resin. Furthermore, the transparent conductive layer which consists of ITO etc. is formed on it.

[0028] By the usual method, after performing orientation processing to the light-filter substrate 12 of the above-mentioned composition, the sealant layer 15 was formed in the edge of the light-filter substrate 12 by printing etc., and the spacer 14 was sprinkled to it. Furthermore, the active-matrix substrate 10 is arranged to the light-filter substrate 12, and after carrying out a seal by heating both substrates in the state of pressurization, the active matrix liquid crystal display which pours in liquid crystal material and is shown in drawing 3 was completed.

[0029] This active matrix liquid crystal display was able to perform cell gap control by \*\*0.2 micrometers to the conventional cell gap control-precision 5micrometer\*\*0.5micrometer, without affecting the light-filter substrate 12, since the crevice 13 formed in the light-filter substrate 12 permitted the spacer 14 even if the spacer 14 was located on the wiring section 11.

[0030] (Example 2) Drawing 4 is the circuitry view showing one example of the active matrix liquid crystal display of invention of the 2nd of this invention. In drawing 4 , 20, 21, and 22 show the address line of the k-1st line, the k-th

line, and the k+1st line, respectively. 30 and 31 show the data line of the j-1st trains and the j-th train, respectively. 40, 41, and 42 show the pixel electrode of the pixel of \*\* (j, k-1), \*\* (j, k), and eye \*\* (j, k+1) watch, respectively. 50, 51, and 52 show the transistor of \*\* (j, k-1), \*\* (j, k), and eye \*\* (j, k+1) watch, respectively. 51A and 51B show a capacitor, 51A is connected to the gate electrode and the address line 20 of a transistor 51, and 51B is connected to the gate electrode and the address line 21 of a transistor 51, respectively. It connects like [ capacitors / other / 50A, 50B, 52A, and 52B ] the above.

[0031] Thus, even if one side of the address line is disconnected so that by constituting may describe below, a picture signal is impressed to a pixel electrode and a poor address-line open circuit can be compensated.

[0032] Next, a concrete operation of the active matrix liquid crystal display of the above-mentioned composition is explained. The address line is sequentially operated to the bottom of an upper shell by the line sequential color TV system. If the address line 20 is chosen, voltage will be impressed to the gate electrode of transistors 50 and 51 through Capacitors 50B and 51A, transistors 50 and 51 will flow, and the picture signal S (j, k-1) sent to the data line 30 at this time will be sent to the both sides of the pixel electrodes 40 and 41. Since the picture signal S (j, k) currently sent to the data line 30 is sent through a transistor 51 when the pixel electrode 41 was observed, it continues at this at the address line 20 and the address line 21 is chosen, the picture signal S (j, k-1) when the address line 20 is chosen will be rewritten immediately. Since this voltage is impressed until operation of the address line next takes a round and the address line 20 is chosen, the pixel itself formed by the corresponding pixel electrode is held. For this reason, substantially, the indication equivalent to the picture signal S (j, k) having been sent and right will be given to the display pixel 41.

[0033] Here, since considering the case where the address line 21 is disconnected rewriting when the address line 21 is chosen does not take place, the pixel electrode 41 will hold a picture signal S (j, k-1), will display this, and will not be in straight-line-like the state where it does not display. For this reason, it can prevent that it is conspicuous as a defective pixel. Furthermore, about a general picture, since correlation of the picture signal between the adjoining pixels is high, a picture without having displayed the original signal and great difference is displayed by displaying the signal to the pixel which adjoins each other as mentioned above. It becomes impossible therefore, to almost detect as a defect practically. Thus, if the address line 21 is normal when the address line 20 is disconnected, it is clear to give a normal indication. In addition, there is very little probability which the address line 20 and the address line 21 disconnect simultaneously.

[0034] Moreover, same operation is completely performed also about the pixel electrodes 40 and 42. Thus, a poor address-line open circuit can be compensated about the whole pixel.

[0035] Drawing 5 (A) is the plan showing the structure of one example of the active matrix liquid crystal display of invention of the 2nd of this invention, and drawing 5 (B) is a cross section which meets the I-I line in drawing 5 (A).

[0036] The active matrix liquid crystal display shown in drawing 5 (A) is manufactured as follows. First, on a glass substrate 60, metals, such as Mo, Ta, and aluminum, are formed by the sputtering method, and the gate electrode 63 and the address lines 20 and 21 are formed by the photo lithography method. Subsequently, the insulator layer 69 for channel formation which consists of a silicon nitride the gate insulator layer 65 which consists of a silicon oxide (SiOx) or a silicon nitride (SiNx) on the gate electrode 63, and the semiconductor film 68 which consists of an amorphous silicon (a-Si) is continuously formed by the plasma CVD method one by one, and patterning of the insulator layer 69 for channel formation is carried out to a predetermined configuration.

[0037] Subsequently, the n+a-Si film 70 with which Lynn was doped is formed by the plasma CVD method, and patterning is continuously carried out so that it may become large from the insulator layer 69 for channel formation by the photo lithography method about the n+a-Si film 70, the semiconductor film 68, and the gate insulator layer 65.

[0038] Next, after forming the pixel electrode 41 using transparent-electrode material, such as ITO, in the process which removes the gate insulator layer 65 of the upper part of the electrode takeoff connection in an address-line edge in part, the gate electrode upper parts 77A and 77B are removed. Furthermore, the drain [ the data line-cum-] electrode 30 which consists of Mo, aluminum, etc. is formed so that the n+a-Si film 70 may be touched, at this process, it is made to touch the n+a-Si film 70 and a pixel electrode, and the source electrode 73 is formed. Simultaneously, capacitor up electrode 74A is formed so that it may lap with both 77A and the address line 20, and capacitor up electrode 74B is formed so that it may lap with both 77B and the address line 21. Finally, selective etching removes the n+a-Si film 70 between the drain sources, and a transistor is completed.

[0039] The relation between each address line in this composition, the data line, a transistor, and a capacitor has the relation shown in drawing 4, and has realized composition which can compensate address-line defective [ poor ]. Thus, since the channel width of a transistor is [ to / near the width of face between the address lines ] extensible, the current passed to a pixel electrode increases and a display property becomes good. In addition, since a capacitor is formed on the address line, reduction of the pixel electrode by a capacitor being added is unnecessary. Furthermore,

since a capacitor is formed simultaneously with formation of a transistor, compared with the former, a process does not increase it.

[0040] the above -- the active matrix liquid crystal display which constituted the transistor which makes it like and has the channel width of twice [ over the past / about ] as many length as this, and the conventional active matrix liquid crystal display were produced, and the voltage and current of a pixel electrode were measured When the voltage of each pixel was measured, the same voltage as the pixel voltage of this near was impressed to the pixel of the place which the open circuit has produced in the address line. Moreover, with the active matrix liquid crystal display of this invention, the maximum current which flows to the pixel electrode showed the twice [ about ] as many value as this compared with the conventional thing. Moreover, the active matrix liquid crystal display of this invention showed the display property better than the conventional thing.

[0041]

[Effect of the Invention] As explained above, the active matrix liquid crystal display of invention of the 1st of this invention Since the substrate of the couple by which the electrode was formed in one principal plane, the liquid crystal material pinched between the substrate, and the spacer which specifies the interval between the substrates of a couple are provided and the crevice of one substrate which permits a spacer in part at least is formed A cell gap can be controlled with high precision, a display property can be raised by this, and the irregular color in a display can be prevented.

[0042] Moreover, the substrate of the couple to which invention of the 2nd of this invention has two or more address lines, two or more data lines, a pixel electrode, and a transistor in one principal plane, In the active-matrix liquid crystal display which possesses the liquid crystal material pinched between the substrate, and switches a pixel electrode with a transistor Since the 2nd capacitor formed between the 1st capacitor which while divided the gate and the pixel electrode of a transistor and was formed between the address lines, and the gate of a transistor and the address line of another side which divides a pixel electrode is provided Even if the address line is disconnected, generating of a straight-line-like display defect can be prevented. Furthermore, according to invention of the 2nd of this invention, without [ without it increases the conventional manufacturing process, and ] reducing the area of a pixel electrode, the channel length of a transistor can be extended and a good display property can be acquired.

---

[Translation done.]


## \* NOTICES \*

Japan Patent Office is not responsible for any damages caused by the use of this translation.


1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

## DRAWINGS


[Drawing 1]




[Drawing 2]




[Drawing 3]



[Drawing 4]




[Drawing 6]







[Drawing 7]




[Drawing 8]



[Drawing 5]




(A)




(B)

[Drawing 9]



[Drawing 10]



[Translation done.]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-222015

(P2001-222015A)

(43) 公開日 平成13年8月17日 (2001. 8. 17)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	テームト* (参考)
G 0 2 F 1/1339	5 0 0	G 0 2 F 1/1339	5 0 0
1/1333	5 0 0	1/1333	5 0 0
1/1343		1/1343	
G 0 9 F 9/30	3 2 0	G 0 9 F 9/30	3 2 0

審査請求 有 請求項の数 6 O L (全 7 頁)

(21) 出願番号 特願2000-398101(P2000-398101)  
(62) 分割の表示 特願平5-348466の分割  
(22) 出願日 平成5年12月27日 (1993. 12. 27)


(71) 出願人 000003078  
株式会社東芝  
神奈川県川崎市幸区堀川町72番地  
(72) 発明者 多田 正浩  
神奈川県横浜市磯子区新磯子町33番地 株  
式会社東芝生産技術研究所内  
(72) 発明者 田中 雅男  
神奈川県横浜市磯子区新磯子町33番地 株  
式会社東芝生産技術研究所内  
(74) 代理人 100058479  
弁理士 鈴江 武彦 (外 6 名)

(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】 本発明は、セルギャップ制御を精度良く行うことができるアクティブマトリクス型液晶表示装置を提供することを目的とする。

【解決手段】 それぞれの一方の主面に電極が形成された一对の基板と、前記電極が対向するようにして配置した前記一对の基板間に挟持された液晶材料と、前記一对の基板間の間隔を規定するスペーサーとを具備し、前記一对の基板の一方の基板の少なくとも一部に前記スペーサーの一部を収容する凹部が形成されていることを特徴としている。



## 【特許請求の範囲】

【請求項 1】一主面に規則的に配置される複数の突出部を有する第 1 基板と、前記第 1 基板にスペーサーを介して対面配置される第 2 基板と、これら基板間に挟持される液晶材料と、を備え、

前記第 2 基板は、前記第 1 基板の突出部に対応する位置に前記スペーサーの一部を収納する凹部を備え、これにより前記第 1 基板と前記第 2 基板との間隙は略一定に保持されることを特徴とする液晶表示装置。

【請求項 2】前記突出部は、前記第 1 基板に形成された配線電極によりなることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 3】前記凹部は、前記第 2 基板に形成されたカラーフィルター層の段切れ部により制御されてなることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 4】前記スペーサーは球形状であることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 5】前記スペーサーは、前記突出部の高さ以上の深さで前記凹部に収納されることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 6】前記スペーサーが前記凹部に収納される深さと、前記突出部の高さが同一であることを特徴とする請求項 5 に記載の液晶表示装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、アクティブマトリクス型液晶表示装置に関する。

## 【0002】

【従来の技術】一般に、液晶表示装置は、相対向する一対の基板間のギャップが、表示特性に大きな影響を与える。液晶表示装置の液晶セルのセルギャップが均一でないと、表示の際に色むらが現れる。また、液晶材料として、ツイステッド・ネマチック液晶を用いた場合には、±0、1 μm 程度の小さいギャップを液晶セル全面にわたって形成する必要がある。

【0003】図 6 および図 7 は、従来の液晶表示装置におけるセルギャップの制御方法を説明するための断面図である。図 6 に示すように、基板 111 に配向膜 112 を形成して配向処理を行った後、基板 111 の端部に印刷等によってシール材層 113 を形成する。次に、図 7 に示すように、基板 111 上に球状のスペーサー 114 を散布する。スペーサー 114 は、例えば 5 μm φ 程度の粉末である。その後、もう一方の基板 115 をこの基板 111 上に配置し、両基板 111、115 を加圧しながら加熱して両基板 111、115 をシールする。最後に、予めシール部に設けられている開口部から内部を真空排気した後に、液晶材料を注入して液晶表示装置とする。

【0004】この従来の方法では、スペーサー 114 を散布する際に、スペーサー 114 を所望の位置に配置す

ることが難しい。このため、スペーサー 114 が配線領域上に位置してしまうことがある。特に、アクティブマトリクス型の液晶表示装置では、配線の厚さが 1 μm 以上となるので、この配線領域上にスペーサー 114 が位置すると、図 8 に示すように、セルギャップは、スペーサー 114 の外径と配線 116 の高さ約 1 μm との和となる。その結果、スペーサー 114 が位置した配線領域は、他の部分より厚くなり、セルギャップの制御が困難となる。

10 【0005】ところで、液晶表示装置の解像度を向上させる技術として、従来からアクティブマトリクス駆動方式がある。この方式を採用したアクティブマトリクス型液晶表示装置は、一対の基板のうちの一方の基板に複数の行選択線（アドレス線）および複数の列選択線（データ線）を形成し、そのアドレス線とデータ線により区画された領域内の各画素電極にトランジスタを設け、アドレス線とデータ線の交点のトランジスタを選択し、このトランジスタを介して画素電極を選択してスイッチングするものである。この方式によりクロストークの少ない

20 コントラストの良い画像表示が得られる。しかしながら、このアクティブマトリクス型液晶表示装置では、アドレス線に断線が生じた場合、ここに接続されたトランジスタが駆動しなくなり、直線状の表示欠陥が生ずるという欠点がある。

【0006】このアドレス線の断線不良による表示欠陥を補償する方法として、特開昭 61-267782 号公報で開示されているように、従来は 1 つの画素電極に複数のトランジスタを設ける方法が採用されていた。図 9 は表示欠陥の補償機能を持つ、従来のアクティブマトリクス型液晶表示装置の構成を示す図である。図 9 において、120A、121A、122A、120B、121B、122B はトランジスタを示し、130、131、132 はアドレス線を示し、140、141 はデータ線を示し、150、151、152 は画素電極を示す。

【0007】このような回路を構成することにより、例えば画素電極 151 に注目すると、アドレス線 131 が断線して、トランジスタ 121B が駆動しなくても、アドレス線 130 が正常であれば、トランジスタ 121A が駆動するために、画素電極 150 と同一の画像情報が画素電極 151 に書き込まれ、直線状の表示欠陥を防ぐことができる。

【0008】図 10 は、上記の回路に対応したアクティブマトリクス型液晶表示装置のトランジスタの具体的な構造を示す平面図である。図 10 において、130、131 はアドレス線を示し、140 はデータ線兼ドレイン電極を示し、151 は画素電極を示し、160A、160B は半導体層を示し、170A、170B はチャネル形成絶縁膜を示し、180A、180B はソース電極を示す。

【0009】液晶表示装置の高微細化に伴いアドレス線の数が増加すると、トランジスタが選択される時間が減少するため、トランジスタのソース・ドレイン間の電流を増加させる必要がある。しかしながら、この目的でゲート電圧を増加させると、トランジスタの絶縁破壊が生じ易くなる。また、チャネル長 $L$ を短くすると、エッチング不良の割合が高くなる恐れがある。このため、チャネル幅 $W$ を大きくとる方法が一般的であるが、図10から明らかなように、アドレス線間に2つのトランジスタを構成することとなり、チャネル幅 $W$ はアドレス線間の距離の $1/2$ 以上に拡張することはできない。したがって、十分な電流を画素電極に流すことができず、表示特性が悪化する。この欠点は、アドレス線の欠陥を補償できるという利点よりも大きなものである。

#### 【0010】

【発明が解決しようとする課題】本発明はかかる点に鑑みてなされたものであり、本発明の第1の発明は、セルギャップ制御を精度良く行うことができるアクティブマトリクス型液晶表示装置を提供することを目的とする。

【0011】本発明の第2の発明は、簡単な構成でトランジスタの電流を増やし、アドレス線の断線不良を補償しうるアクティブマトリクス型液晶表示装置を提供することを目的としている。

#### 【0012】

【課題を解決するための手段】本発明の第1の発明は、それぞれの一方の主面に電極が形成された一対の基板と、前記電極が対向するようにして配置した前記一対の基板間に挟持された液晶材料と、前記一対の基板間の間隔を規定するスペーサーとを具備し、前記一対の基板の一方の基板の少なくとも一部に前記スペーサーの一部を収容する凹部が形成されていることを特徴とするアクティブマトリクス型液晶表示装置を提供する。

【0013】本発明の第2の発明は、複数のアドレス線、前記複数のアドレス線と交差するように形成された複数のデータ線、前記複数のアドレス線と複数のデータ線とにより区画された領域内に形成された画素電極、並びに前記画素電極、アドレス線、およびデータ線に接続されたトランジスタを一方の主面に有する一対の基板と、前記画素電極が内側になるようにして対向させた一対の基板間に挟持された液晶材料とを具備し、前記トランジスタにより画素電極をスイッチングするアクティブマトリクス液晶表示装置において、前記トランジスタのゲートと前記画素電極を区画する一方のアドレス線との間に設けられた第1のコンデンサと、前記トランジスタのゲートと前記画素電極を区画する他方のアドレス線との間に設けられた第2のコンデンサとを具備することを特徴とするアクティブマトリクス型液晶表示装置を提供する。

【0014】本発明において、基板材料としては、ガラス、シリコンウエハ等を用いることができる。また、電

極材料としては、ITO、ZnO、SnO<sub>2</sub>等を用いることができる。また、液晶材料としては、ネマティック液晶等を用いることができる。また、スペーサー材料としては、ポリスチレン、ガラス等を用いることができる。

【0015】本発明の第1の発明において、凹部が形成される部分は、少なくとも一方の基板に形成された画素電極と画素電極との間の配線領域に対応する他方の基板の領域である。また、凹部の深さは、配線の高さと同じまたはそれ以上であることが好ましい。

【0016】本発明の第2の発明において、第1および第2のコンデンサはアドレス線上に形成されていることが好ましい。このような構成にすることにより、2つのコンデンサを設けても省スペース化を図ることができる。

【0017】本発明の第2の発明において、コンデンサの誘電体材料とトランジスタの絶縁膜材料が同じであることが好ましい。これにより、新たに工程を増やすことなく製造することができる。また、コンデンサ材料がアドレス線またはデータ線の材料と同じであることが好ましい。これにより、新たに工程を増やすことなく製造することができる。

#### 【0018】

【作用】本発明の第1の発明は、一方の主面に電極が形成された一対の基板と、その基板間に挟持された液晶材料と、一対の基板間の間隔を規定するスペーサーとを具備し、一方の基板の少なくとも一部にスペーサーの一部を収容する凹部が形成されていることを特徴としている。

【0019】上記構成によれば、一方の基板に突出形成された配線部にスペーサーが位置しても、スペーサーの一部が対向する基板に形成された凹部に収容される。これにより、配線部の突出量とその突出量以上の深さを有する凹部により補償（キャンセル）され、基板全面にわたって、均一なギャップ制御を精度良く行うことができる。

【0020】本発明の第2の発明は、複数のアドレス線、複数のデータ線、画素電極、並びにトランジスタを一方の主面に有する一対の基板と、その基板間に挟持された液晶材料とを具備し、トランジスタにより画素電極をスイッチングするアクティブマトリクス液晶表示装置において、トランジスタのゲートと画素電極を区画する一方のアドレス線との間に設けられた第1のコンデンサと、トランジスタのゲートと画素電極を区画する他方のアドレス線との間に設けられた第2のコンデンサとを具備することを特徴としている。

【0021】上記構成では、コンデンサを介してゲート電極には、画素電極を挟む両方のアドレス線により電圧が印加されるため、アドレス線の断線を補償することができる。また、トランジスタ数が減るため、画素電極を

小さくすることなくチャネル幅を広げることができ、トランジスタにより多くの電流を流すことが可能になる。

【0022】本発明の第2の発明の最も好ましい態様は、アドレス線をトランジスタのゲート電極と同一の材料で形成し、コンデンサの下部電極をアドレス線とし、その上にトランジスタのゲート絶縁膜と同一材料の誘電体を、トランジスタのドレインと同一材料のアドレス線と重ねることによって形成し、コンデンサの上部電極をゲート電極と接触させるようにして、1つの画素電極に対し、1つのトランジスタと2つのコンデンサを設ける。さらに、画素電極を挟む両方のアドレス線上にコンデンサを形成することにより、トランジスタのゲート電極が相異なる2つのコンデンサを介して画素電極を挟み、相異なるアドレス線に接続されるようにする。このようにすることにより、製造プロセスが簡易となり、省スペース化を図ることができる。

#### 【0023】

【実施例】以下、本発明の実施例を図面を参照して具体的に説明する。

【0024】（実施例1）図1は本発明の第1の発明のアクティブマトリクス型液晶表示装置の一実施例を示す断面図である。この実施例では、ブラックマトリクスの場合について説明する。図中10はアクティブマトリクス基板を示す。アクティブマトリクス基板10上には、高さ $1\mu\text{m}$ である配線部11が形成されている。また、アクティブマトリクス基板10と対面してカラーフィルター基板12が配置されている。このカラーフィルター基板12の配線部対応領域には、深さ $1\mu\text{m}$ （ $1\mu\text{m}$ 以上）の凹部13が形成されている。また、配線部11上に位置し、凹部13内に収容されるようにして外径 $1\mu\text{m}$ のスペーサー14が支持されている。この場合、スペーサー14の半径を $r$ 、凹部13の幅を $x$ 、凹部13の深さを $y$ とし、配線部11の高さを凹部13の深さ $y$ と同じに設定したとき、凹部の寸法は下記数1に示す条件式を満足することが必要である。

#### 【0025】

##### 【数1】

$$x \geq 2\sqrt{\{r^2 - (r - y)^2\}}$$

【0026】図2はカラーフィルター基板12の構成を示す断面図である。カラーフィルター基板12は、基体12aと、その上に形成され、段切れ部を有するカラーフィルター層12bと、凹部底部に形成されたブラックマトリクス層12cと、カラーフィルター層12bおよびブラックマトリクス層12c上に形成されたオーバーコート層12dと、その上に形成された透明導電層12eとから構成されている。

【0027】このカラーフィルター基板12は、基体12a上にCr、エポキシ樹脂等からなるブラックマトリ

クス層12cを形成し、アクティブマトリクス基板10の配線部11の幅以上の間隔において、エポキシ系樹脂顔料等を印刷することによりカラーフィルター層12bを形成し、さらに、その上にエポキシ系樹脂等の透明樹脂を用いてオーバーコート層12dを形成する。このとき、透明樹脂の粘度を調節することにより、段切れ部を被覆するオーバーコート層12dの形状を制御する。さらに、その上にITO等からなる透明導電層を形成する。

【0028】上記構成のカラーフィルター基板12に、通常の方法により、配向処理を行った後、カラーフィルター基板12の端部に印刷等によってシール材層15を形成し、スペーサー14を散布した。さらに、アクティブマトリクス基板10をカラーフィルター基板12に配置し、両基板を加圧状態で加熱することによりシールした後、液晶材料を注入して図3に示すアクティブマトリクス型液晶表示装置を完成させた。

【0029】このアクティブマトリクス型液晶表示装置は、スペーサー14が配線部11上に位置しても、カラーフィルター基板12に形成された凹部13がスペーサー14を許容するので、カラーフィルター基板12に影響を与えることなく、従来のセルギャップ制御精度 $5\mu\text{m} \pm 0.5\mu\text{m}$ に対し、 $\pm 0.2\mu\text{m}$ でセルギャップ制御を行うことができた。

【0030】（実施例2）図4は本発明の第2の発明のアクティブマトリクス型液晶表示装置の一実施例を示す回路構成図である。図4において、20、21、22はそれぞれ第 $k-1$ 行、第 $k$ 行、第 $k+1$ 行のアドレス線を示す。30および31はそれぞれ第 $j-1$ 列、および第 $j$ 列のデータ線を示す。40、41、42はそれぞれ第 $(j, k-1)$ 、第 $(j, k)$ 、および第 $(j, k+1)$ 番目の画素の画素電極を示す。50、51、52はそれぞれ第 $(j, k-1)$ 、第 $(j, k)$ 、および第 $(j, k+1)$ 番目のトランジスタを示す。51A、51Bはコンデンサを示し、51Aはトランジスタ51のゲート電極とアドレス線20に、51Bはトランジスタ51のゲート電極とアドレス線21にそれぞれ接続されている。他のコンデンサ50A、50B、52A、52Bについても前記と同様に接続されている。

【0031】このように構成することにより、次に述べるようにアドレス線の一方が断線しても、画素電極には画像信号が印加され、アドレス線断線不良を補償することができる。

【0032】次に、上記構成のアクティブマトリクス型液晶表示装置の具体的な作用について説明する。アドレス線は、線順次方式で上から下へ順次操作する。アドレス線20を選択すると、コンデンサ50Bと51Aを介してトランジスタ50、51のゲート電極に電圧が印加され、トランジスタ50、51が導通し、このときにデータ線30に送られた画像信号 $S(j, k-1)$ が画素

電極 40 および 41 の双方に送られる。画素電極 41 に注目すると、これにはアドレス線 20 に引き続いてアドレス線 21 が選択されたときに、データ線 30 に送られている画像信号  $S(j, k)$  がトランジスタ 51 を介して送られるので、アドレス線 20 が選択されたときの画像信号  $S(j, k-1)$  を直ちに書き換えてしまう。この電圧は、次にアドレス線の操作が一巡してアドレス線 20 が選択されるまで印加されるので、該当する画素電極で形成される画素自身が保持される。このため、実質的には、表示画素 41 には画像信号  $S(j, k)$  のみが送られたのと等価であり、正しい表示をすることになる。

【0033】ここで、アドレス線 21 が断線した場合を考えると、アドレス線 21 が選択されたときの書き換えが起こらないので、画素電極 41 は画像信号  $S(j, k-1)$  を保持し、これを表示することとなり、直線状の無表示状態にならない。このため、欠陥画素として目立つのを防止できる。さらに、一般の画像については、隣接する画素間での画像信号の相関は高いから、上記のように隣り合う画素への信号を表示することにより本来の信号を表示したのと大差のない画像が表示される。したがって、実用上ほとんど欠陥として検知できなくなる。このように、アドレス線 20 が断線した場合にも、アドレス線 21 が正常であれば、正常な表示をすることは明らかである。なお、アドレス線 20 とアドレス線 21 が同時に断線する確率は非常に少ない。

【0034】また、画素電極 40、42 についても全く同様の動作が行われる。このようにして画素全体について、アドレス線断線不良を補償できる。

【0035】図 5 (A) は、本発明の第 2 の発明のアクティブマトリクス型液晶表示装置の一実施例の構造を示す平面図であり、図 5 (B) は図 5 (A) における I-I 線に沿う断面図である。

【0036】図 5 (A) に示すアクティブマトリクス型液晶表示装置は次のようにして製造される。まず、ガラス基板 60 上に、スパッタリング法により Mo、Ta、Al 等の金属を成膜し、フォトリソグラフィ法によりゲート電極 63、アドレス線 20、21 を形成する。次いで、ゲート電極 63 上にシリコン酸化膜 ( $SiO_x$ ) またはシリコン窒化膜 ( $SiN_x$ ) からなるゲート絶縁膜 65、アモルファスシリコン (a-Si) からなる半導体膜 68 を、シリコン窒化膜からなるチャンネル形成用絶縁膜 69 を順次連続的にプラズマ CVD 法で成膜し、チャンネル形成用絶縁膜 69 を所定形状にパターニングする。

【0037】次いで、リンがドーブされた  $n^+$  a-Si 膜 70 をプラズマ CVD 法で成膜し、フォトリソグラフィ法により  $n^+$  a-Si 膜 70、半導体膜 68、ゲート絶縁膜 65 をチャンネル形成用絶縁膜 69 より広くなるように連続的にパターニングする。

【0038】次に、ITO 等の透明電極材料を用いて画素電極 41 を形成した後、アドレス線端部における電極取出し部の上部のゲート絶縁膜 65 を一部除去する工程においてゲート電極上部 77A、77B を除去する。さらに、Mo、Al 等からなるデータ線兼ドレイン電極 30 を  $n^+$  a-Si 膜 70 と接するように形成し、この工程でソース電極 73 を  $n^+$  a-Si 膜 70 および画素電極と接するようにし形成する。同時に、コンデンサ上部電極 74A を 77A およびアドレス線 20 の両方に重なるように形成し、コンデンサ上部電極 74B を 77B およびアドレス 21 の両方に重なるように形成する。最後に、ドレイン・ソース間の  $n^+$  a-Si 膜 70 を選択エッチングにより除去してトランジスタを完成させる。

【0039】この構成における各アドレス線、データ線、トランジスタ、コンデンサとの関係は図 4 に示す関係を有しており、アドレス線欠陥不良を補償できる構成を実現している。このように、トランジスタのチャネル幅をアドレス線間の幅近くまで拡張することができるため、画素電極に流す電流が増加し、表示特性が良好となる。なお、コンデンサは、アドレス線上に形成されるために、コンデンサが付加されることによる画素電極の縮小は必要ない。さらに、コンデンサは、トランジスタの形成と同時に形成されるために、従来に比べ工程が増加することはない。

【0040】上記ようにして従来の約 2 倍の長さのチャネル幅を有するトランジスタを構成したアクティブマトリクス型液晶表示装置と、従来のアクティブマトリクス型液晶表示装置を作製し、画素電極の電圧および電流を測定した。各画素の電圧を測定したところ、アドレス線に断線が生じている場所の画素には、この近傍の画素電圧と同一の電圧が印加された。また、本発明のアクティブマトリクス型液晶表示装置では、その画素電極に流れる最大電流は従来のものに比べ約 2 倍の値を示した。また、本発明のアクティブマトリクス型液晶表示装置は、従来のものより良好な表示特性を示した。

#### 【0041】

【発明の効果】以上説明した如く本発明の第 1 の発明のアクティブマトリクス型液晶表示装置は、一方の主面に電極が形成された一対の基板と、その基板間に挟持された液晶材料と、一対の基板間の間隔を規定するスペーサーとを具備し、一方の基板の少なくとも一部にスペーサーを許容する凹部が形成されているので、高精度にセルギャップを制御でき、これにより表示特性を向上させ、表示における色むらを防止することができる。

【0042】また、本発明の第 2 の発明は、複数のアドレス線、複数のデータ線、画素電極、並びにトランジスタを一方の主面に有する一対の基板と、その基板間に挟持された液晶材料とを具備し、トランジスタにより画素電極をスイッチングするアクティブマトリクス液晶表示装置において、トランジスタのゲートと画素電極を区画

する一方のアドレス線との間に設けられた第1のコンデンサと、トランジスタのゲートと画素電極を区画する他方のアドレス線との間に設けられた第2のコンデンサとを具備するので、アドレス線が断線しても、直線状の表示欠陥の発生を防止することができる。さらに、本発明の第2の発明によれば、従来の製造工程を増やすことなく、また、画素電極の面積を減らすことなく、トランジスタのチャネル長を拡張することができ、良好な表示特性を得ることができる。

#### 【図面の簡単な説明】

【図1】本発明の第1の発明のアクティブマトリクス型液晶表示装置の一実施例の一部を示す断面図。

【図2】図1におけるカラーフィルター基板の構成を示す断面図である。

【図3】本発明の第1の発明のアクティブマトリクス型液晶表示装置の一実施例を示す断面図。

【図4】本発明の第2の発明のアクティブマトリクス型液晶表示装置の一実施例を示す回路構成図。

【図5】(A)は本発明の第2の発明のアクティブマトリクス型液晶表示装置のトランジスタ部を示す平面図、(B)は(A)におけるI-I線に沿う断面図。

【図6】従来のアクティブマトリクス型液晶表示装置の

セルギャップ制御について説明するための断面図。

【図7】従来のアクティブマトリクス型液晶表示装置のセルギャップ制御について説明するための断面図。








【図8】従来のアクティブマトリクス型液晶表示装置の問題点を説明するための断面図。

【図9】従来のアクティブマトリクス型液晶表示装置の一例を示す回路構成図。

【図10】従来のアクティブマトリクス型液晶表示装置のトランジスタ部を示す平面図。

#### 10 【符号の説明】


10…アクティブマトリクス基板、11…配線部、12…カラーフィルター基板、12a…基体、12b…カラーフィルター層、12c…ブラックマトリクス層、12d…オーバーコート層、12e…透明導電層、13…凹部、14…スペーサー、15…シール材層、20、21、22…アドレス線、30、31…データ線兼ドレイン電極、40、41、42…画素電極、50、51、52…トランジスタ、50A、50B、51A、51B、52A、52B…コンデンサ、60…ガラス基板、63…ゲート電極、65…ゲート絶縁膜、68…半導体膜、69…チャネル形成用絶縁膜、70… $n^+ a-Si$ 膜、77A、77B…ゲート電極上部。






(7)

【図5】



【図9】



【図10】

